搜索 Gradle 插件

com.verificationgentleman.gradle.hdvl.systemverilog

所有者： Tudor Timi

一个插件，用于在 HDL 模拟器中编译和运行 SystemVerilog 代码

https://github.com/tudortimi/gradle-hdvl/blob/master/README.md

源代码： https://github.com/tudortimi/gradle-hdvl

版本 0.2.7（最新版）

0.2.7

创建于 2024 年 6 月 30 日。

一个插件，用于在 HDL 模拟器中编译和运行 SystemVerilog 代码
其他版本

使用插件 DSL

plugins {
  id("com.verificationgentleman.gradle.hdvl.systemverilog") version "0.2.7"
}

使用旧版插件应用

buildscript {
  repositories {
    maven {
      url = uri("https://plugins.gradle.org.cn/m2/")
    }
  }
  dependencies {
    classpath("com.verificationgentleman.gradle:gradle-hdvl:0.2.7")
  }
}

apply(plugin = "com.verificationgentleman.gradle.hdvl.systemverilog")

使用插件 DSL

plugins {
  id "com.verificationgentleman.gradle.hdvl.systemverilog" version "0.2.7"
}

使用旧版插件应用

buildscript {
  repositories {
    maven {
      url "https://plugins.gradle.org.cn/m2/"
    }
  }
  dependencies {
    classpath "com.verificationgentleman.gradle:gradle-hdvl:0.2.7"
  }
}

apply plugin: "com.verificationgentleman.gradle.hdvl.systemverilog"

了解如何将插件应用到子项目